Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Prüfungen im Bachelor-Studium (1. - 5. Semester) » gra » Aufgabe 1: Allgemein

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

Beide Seiten, vorherige ÜberarbeitungVorherige Überarbeitung
Nächste Überarbeitung		Vorherige Überarbeitung
pruefungen:bachelor:gra:loesungss14 [22.09.2015 12:49] – ThiloKpruefungen:bachelor:gra:loesungss14 [24.09.2015 07:48] (aktuell) – Bild an der richtigen Stelle eingefügt (Aufgabe 4), Rechtschreibkorrekturen dom
Zeile 50: Zeile 50:
 2) 2)
  
-Bei der Festverdrahteten sind die Befehle alle gleich Gross und können daher in einem Takt Decodiert werden. +Bei der Festverdrahteten sind die Befehle alle gleich groß und können daher in einem Takt decodiert werden. 
-Bei der Microprogrammierung dauert das länger und es muss auch erst das Microprogramm geladen werden.+Bei der Mikroprogrammierung dauert das länger und es muss auch erst das Mikroprogramm geladen werden.
  
 3) 3)
Zeile 61: Zeile 61:
 1) 1)
  
-Page tabels Malen+**--TODO--**
  
 2) 2)
Zeile 69: Zeile 69:
 3) 3)
  
-Valid | Virtuelle Adresse | Physikalische Adresse | Write enable | Cache disable+Virtuelle Adresse | Physikalische Adresse | Flags 
 + 
 +Valid-Bit wird nicht gespeichert, denn alle Bits müssen valid sein.
  
 4) 4)
  
-Bei Segmentierung denn da wird die adresse berrechnet ( Segments anfangs adresse + Offset) +Bei Segmentierung, denn da wird die Adresse berechnet (Segmentsanfangsadresse + Offset) wobei bei Paging nur zusammengesetzt wird aus Basis & Offset.
- +
-wobei  +
- +
-bei paging nur zusammengesetzt wird aus Basis & offset.+
  
 5) 5)
Zeile 83: Zeile 81:
 2^N * 1 Byte 2^N * 1 Byte
  
-6) 
- 
-{{:pruefungen:bachelor:gra:img_5933.jpg |}} 
  
 ====== Aufgabe 4: Cache ====== ====== Aufgabe 4: Cache ======
Zeile 91: Zeile 86:
 1) 1)
  
-hort ist schneller weil dadurch die vertikal liegenden Blocke die im Cache stehen besser genutzt werden können bevor ein Cache Miss eintritt+hort ist schneller, weil dadurch die vertikal liegenden Blöcke, welche im Cache stehen, besser genutzt werden können bevor ein Cache Miss auftritt.
  
 2) 2)
  
-Da Befehle und Daten sich nicht gegenseitig verdrängen +Da Befehle und Daten sich nicht gegenseitig verdrängen. Befehle und Daten werden bei räumlicher und zeitlicher Lokalität anders gemappt.
- +
-Befehle und Daten werden bei Räumlicher und Zeitlicher Lokalität anderes gemappt+
  
 3) 3)
  
-Dann müsste man 2 Speicherblöcke auslesen um 1 Datum zu erhalten was zeit kostet+Dann müsste man 2 Speicherblöcke auslesen um 1 Datum zu erhalten, was Zeit kostet.
  
 4) 4)
Zeile 114: Zeile 107:
 5) 5)
  
-Voll assoziatic denn es gibt für jeden cache eintrag ein vergleicher+Vollassoziativ, denn es gibt für jeden Cache-Eintrag einen Vergleicher und es gibt keinen Index.
  
-und+6)
  
-es gibt kein index+{{:pruefungen:bachelor:gra:img_5933b.jpg?600|}}
  
 ====== Aufgabe 5: Umformung ====== ====== Aufgabe 5: Umformung ======
Zeile 124: Zeile 117:
 1)  1) 
  
-Code umformen auf ALU operation achten+Code umformen und auf ALU-Operation achten.
  
 <code> <code>
Zeile 170: Zeile 163:
 * Globale Variablen * Globale Variablen
  
-Liegen im .daten segment+Liegen im .daten Segment
  
 * Lokale Variablen (auf dem Stack) * Lokale Variablen (auf dem Stack)
Zeile 187: Zeile 180:
 3) 3)
  
-Memory Mapped IO: Damit kann mann ganz normal auf die IO Geräte mit z.b. Mov zugreifen+**Memory-Mapped-I/O**: Damit kann mann ganz normal auf die IO Geräte mit z.b. Mov zugreifen
  
-Isolatet IO: Mann kann nur mit Speziellen Load befehlen auf die IO zugreifen+**Isolated-I/O**: Mann kann nur mit Speziellen Load befehlen auf die IO zugreifen
  
 4) 4)
  
-Bei RISC ist die Code Dichte geringer da Festverdrahtet+**RISC**: Code Dichte geringer, da Festverdrahtet.
  
-Bei CISC ist sie höher wegen der Microprogrammierung+**CISC**: Code Dichte ist wegen der Mikroprogrammierung höher.
  
 5) 5)
  
-Bei Rekursion: da es dort sehr viele Rücksprung adressen gibt+Bei rekursive Algorithmen: Da es dort sehr viele Rücksprungadressen gibt.
  
 ====== Aufgabe 7: Prozessorarchitekturen ====== ====== Aufgabe 7: Prozessorarchitekturen ======
Zeile 254: Zeile 247:
 ====== FORUM ====== ====== FORUM ======
  
-Falls ihr fehler findet oder fragen zu habt hier ist der thread im forum dazu [[https://fsi.informatik.uni-erlangen.de/forum/thread/12310-Loesungen-SS14|zum Forum]]+Falls ihr Fehler findet, oder Fragen habt ist hier der Thread im Forum dazu [[https://fsi.informatik.uni-erlangen.de/forum/thread/12310-Loesungen-SS14|zum Forum]]