Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Prüfungen im Bachelor-Studium (1. - 5. Semester) » gra » Aufgabe 1: Allgemein

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

--- pruefungen:bachelor:gra:loesungss14 [31.01.2015 15:14] – Alpha2000
+++ pruefungen:bachelor:gra:loesungss14 [24.09.2015 07:48] (aktuell) – Bild an der richtigen Stelle eingefügt (Aufgabe 4), Rechtschreibkorrekturen dom
@@ Zeile 50: / Zeile 50: @@
 )
-Bei der Festverdrahteten sind die Befehle alle gleich Gross und können daher in einem Takt Decodiert werden.
+Bei der Festverdrahteten sind die Befehle alle gleich groß und können daher in einem Takt decodiert werden.
-Bei der Microprogrammierung dauert das länger und es muss auch erst das Microprogramm geladen werden.
+Bei der Mikroprogrammierung dauert das länger und es muss auch erst das Mikroprogramm geladen werden.
 )
@@ Zeile 61: / Zeile 61: @@
 )
-Page tabels Malen
+**--TODO--**
 )
@@ Zeile 69: / Zeile 69: @@
 )
-Valid | Virtuelle Adresse | Physikalische Adresse | Write enable | Cache disable
+Virtuelle Adresse | Physikalische Adresse | Flags
+Valid-Bit wird nicht gespeichert, denn alle Bits müssen valid sein.
 )
-Bei Segmentierung denn da wird die adresse berrechnet ( Segments anfangs adresse + Offset)
+Bei Segmentierung, denn da wird die Adresse berechnet (Segmentsanfangsadresse + Offset) wobei bei Paging nur zusammengesetzt wird aus Basis & Offset.
-wobei
-bei paging nur zusammengesetzt wird aus Basis & offset.
 )
 ^N * 1 Byte
 ====== Aufgabe 4: Cache ======
@@ Zeile 87: / Zeile 86: @@
 )
-hort ist schneller weil dadurch die vertikal liegenden Blocke die im Cache stehen besser genutzt werden können bevor ein Cache Miss eintritt
+hort ist schneller, weil dadurch die vertikal liegenden Blöcke, welche im Cache stehen, besser genutzt werden können bevor ein Cache Miss auftritt.
 )
-Da Befehle und Daten sich nicht gegenseitig verdrängen
+Da Befehle und Daten sich nicht gegenseitig verdrängen. Befehle und Daten werden bei räumlicher und zeitlicher Lokalität anders gemappt.
-Befehle und Daten werden bei Räumlicher und Zeitlicher Lokalität anderes gemappt
 )
-Dann müsste man 2 Speicherblöcke auslesen um 1 Datum zu erhalten was zeit kostet
+Dann müsste man 2 Speicherblöcke auslesen um 1 Datum zu erhalten, was Zeit kostet.
 )
@@ Zeile 110: / Zeile 107: @@
 )
-Voll assoziatic denn es gibt für jeden cache eintrag ein vergleicher
+Vollassoziativ, denn es gibt für jeden Cache-Eintrag einen Vergleicher und es gibt keinen Index.
-und
+)
-es gibt kein index
+{{:pruefungen:bachelor:gra:img_5933b.jpg?600|}}
 ====== Aufgabe 5: Umformung ======
@@ Zeile 120: / Zeile 117: @@
 )
-Code umformen auf ALU operation achten
+Code umformen und auf ALU-Operation achten.
+<code>
+int test (int x , int n){
+  int akku = 0;
+  int ret = 0;
+  int i = 0;
+  akku = i;
+  goto LCOND
+LOOP:
+  int diff2 = 0;
+  akku = wert[i];
+  akku = akku - x;
+  akku = akku * akku;
+  diff2 = akku;
+  if(akku > 100){
+    ret = 1;
+    goto END
+  }
+  akku = i;
+  akku = akku + 1;
+  i = akku;
+LCOND:
+if(akku < n) goto LOOP
+END:
+</code>
 ====== Aufgabe 6: Assembler ======
@@ Zeile 136: / Zeile 163: @@
 * Globale Variablen
-Liegen im .daten segment
+Liegen im .daten Segment
 * Lokale Variablen (auf dem Stack)
@@ Zeile 153: / Zeile 180: @@
 )
-Memory Mapped IO: Damit kann mann ganz normal auf die IO Geräte mit z.b. Mov zugreifen
+**Memory-Mapped-I/O**: Damit kann mann ganz normal auf die IO Geräte mit z.b. Mov zugreifen
-Isolatet IO: Mann kann nur mit Speziellen Load befehlen auf die IO zugreifen
+**Isolated-I/O**: Mann kann nur mit Speziellen Load befehlen auf die IO zugreifen
 )
-Bei RISC ist die Code Dichte geringer da Festverdrahtet
+**RISC**: Code Dichte geringer, da Festverdrahtet.
-Bei CISC ist sie höher wegen der Microprogrammierung
+**CISC**: Code Dichte ist wegen der Mikroprogrammierung höher.
 )
-Bei Rekursion: da es dort sehr viele Rücksprung adressen gibt
+Bei rekursive Algorithmen: Da es dort sehr viele Rücksprungadressen gibt.
 ====== Aufgabe 7: Prozessorarchitekturen ======
@@ Zeile 171: / Zeile 198: @@
 )
-Speed Up formel einfügen -> speedup = s
+Speedup = T1/ Tk = (n*s*t) / (s+(n-1))*t = n*s / s+(n-1) = lim n->inf  n*s/s+(n-1) = s
+Speedup = s
 )
@@ Zeile 192: / Zeile 221: @@
 )
-Pipeline zeichnen und Speedup Berrechnen
+^ index ^ BHBD   ^ OH    ^ AS     ^ RS       ^
+| 0        | movl(1)  |      -    | -         | -           |
+| 1        | movl(2)  | movl(1) | -         | -           |
+| 2        | movl(3)  | movl(2) | mov(1)| -           |
+| 3        | addl(4)  | movl(3) | movl(2) | movl(1) |
+| 4        | addl(4)  | -           | movl(3) | movl(2) |
+| 5        | addl(4)  | -           | -           | movl(3) |
+| 6        | addl(5)  | add(4)   | -           |             |
+| 7        | addl(5)  | -           | add(4)   | -           |
+| 8        | addl(5)  | -           | -           | add(4)   |
+| 9        | -           | add(5)   | -           | -           |
+| 10      | -           | -           | add(5)   | -           |
+| 11      | -           | -           | -           | add(5)   |
+| 12      | -           | -           | -           | -           |
+Speed up daher
+(Stufen) * 5(befehle) / 12 (ausführungschritte)
 )
@@ Zeile 200: / Zeile 247: @@
 ====== FORUM ======
-Falls ihr fehler findet oder fragen zu habt hier ist der thread im forum dazu [[https://fsi.informatik.uni-erlangen.de/forum/thread/12310-Loesungen-SS14|zum Forum]]
+Falls ihr Fehler findet, oder Fragen habt ist hier der Thread im Forum dazu [[https://fsi.informatik.uni-erlangen.de/forum/thread/12310-Loesungen-SS14|zum Forum]]