Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Prüfungen im Bachelor-Studium (1. - 5. Semester) » gra » Aufgabe 1: Allgemein
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.
Beide Seiten, vorherige ÜberarbeitungVorherige ÜberarbeitungNächste Überarbeitung | Vorherige Überarbeitung | ||
pruefungen:bachelor:gra:loesungss14 [22.09.2015 12:49] – ThiloK | pruefungen:bachelor:gra:loesungss14 [24.09.2015 07:48] (aktuell) – Bild an der richtigen Stelle eingefügt (Aufgabe 4), Rechtschreibkorrekturen dom | ||
---|---|---|---|
Zeile 50: | Zeile 50: | ||
2) | 2) | ||
- | Bei der Festverdrahteten sind die Befehle alle gleich | + | Bei der Festverdrahteten sind die Befehle alle gleich |
- | Bei der Microprogrammierung | + | Bei der Mikroprogrammierung |
3) | 3) | ||
Zeile 61: | Zeile 61: | ||
1) | 1) | ||
- | Page tabels Malen | + | **--TODO--** |
2) | 2) | ||
Zeile 69: | Zeile 69: | ||
3) | 3) | ||
- | Valid | Virtuelle Adresse | Physikalische Adresse | Write enable | Cache disable | + | Virtuelle Adresse | Physikalische Adresse | Flags |
+ | |||
+ | Valid-Bit wird nicht gespeichert, | ||
4) | 4) | ||
- | Bei Segmentierung denn da wird die adresse berrechnet | + | Bei Segmentierung, denn da wird die Adresse berechnet |
- | + | ||
- | wobei | + | |
- | + | ||
- | bei paging | + | |
5) | 5) | ||
Zeile 83: | Zeile 81: | ||
2^N * 1 Byte | 2^N * 1 Byte | ||
- | 6) | ||
- | |||
- | {{: | ||
====== Aufgabe 4: Cache ====== | ====== Aufgabe 4: Cache ====== | ||
Zeile 91: | Zeile 86: | ||
1) | 1) | ||
- | hort ist schneller weil dadurch die vertikal liegenden | + | hort ist schneller, weil dadurch die vertikal liegenden |
2) | 2) | ||
- | Da Befehle und Daten sich nicht gegenseitig verdrängen | + | Da Befehle und Daten sich nicht gegenseitig verdrängen. Befehle und Daten werden bei räumlicher |
- | + | ||
- | Befehle und Daten werden bei Räumlicher | + | |
3) | 3) | ||
- | Dann müsste man 2 Speicherblöcke auslesen um 1 Datum zu erhalten was zeit kostet | + | Dann müsste man 2 Speicherblöcke auslesen um 1 Datum zu erhalten, was Zeit kostet. |
4) | 4) | ||
Zeile 114: | Zeile 107: | ||
5) | 5) | ||
- | Voll assoziatic | + | Vollassoziativ, |
- | und | + | 6) |
- | es gibt kein index | + | {{: |
====== Aufgabe 5: Umformung ====== | ====== Aufgabe 5: Umformung ====== | ||
Zeile 124: | Zeile 117: | ||
1) | 1) | ||
- | Code umformen auf ALU operation | + | Code umformen |
< | < | ||
Zeile 170: | Zeile 163: | ||
* Globale Variablen | * Globale Variablen | ||
- | Liegen im .daten | + | Liegen im .daten |
* Lokale Variablen (auf dem Stack) | * Lokale Variablen (auf dem Stack) | ||
Zeile 187: | Zeile 180: | ||
3) | 3) | ||
- | Memory Mapped | + | **Memory-Mapped-I/O**: Damit kann mann ganz normal auf die IO Geräte mit z.b. Mov zugreifen |
- | Isolatet IO: Mann kann nur mit Speziellen Load befehlen auf die IO zugreifen | + | **Isolated-I/ |
4) | 4) | ||
- | Bei RISC ist die Code Dichte geringer da Festverdrahtet | + | **RISC**: Code Dichte geringer, da Festverdrahtet. |
- | Bei CISC ist sie höher | + | **CISC**: Code Dichte |
5) | 5) | ||
- | Bei Rekursion: da es dort sehr viele Rücksprung adressen | + | Bei rekursive Algorithmen: Da es dort sehr viele Rücksprungadressen |
====== Aufgabe 7: Prozessorarchitekturen ====== | ====== Aufgabe 7: Prozessorarchitekturen ====== | ||
Zeile 254: | Zeile 247: | ||
====== FORUM ====== | ====== FORUM ====== | ||
- | Falls ihr fehler | + | Falls ihr Fehler |