Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 4 » Virtuelle Maschinen (7.5 ECTS)   (Übersicht)

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

Beide Seiten, vorherige ÜberarbeitungVorherige Überarbeitung
Nächste Überarbeitung		Vorherige Überarbeitung
pruefungen:hauptstudium:ls4:vm-2022-02-17 [17.02.2022 09:48] – tp234pruefungen:hauptstudium:ls4:vm-2022-02-17 [17.02.2022 09:57] (aktuell) – tp234
Zeile 60: Zeile 60:
   * Evtl gehen Aufrufe auch an andere Busse. Es werden also viele Komponenten aufgerufen, obwohl nur eine angesprochen ist.   * Evtl gehen Aufrufe auch an andere Busse. Es werden also viele Komponenten aufgerufen, obwohl nur eine angesprochen ist.
   * Komponenten/Ports aendern sich eigentlich nicht. Die Zuordnung Port <-> Callback koennte man also Cachen   * Komponenten/Ports aendern sich eigentlich nicht. Die Zuordnung Port <-> Callback koennte man also Cachen
 +
 +**Was macht man wenn sich jetzt doch ein Port aendert**
 +
 +Das Geraet muss der CPU mitteilen, dass sich Callbacks geaendert haben
 +
 +**Und woher weiss das Geraet wer die CPU ist?**
 +
 +Das weiss das Geraet wahrscheinlich gar nicht. Also im Zweifellsfall Broadcast-Nachricht an alle, dass sich etwas geaendert hat.
  
 **Selbst wenn man Adressen cachet. Warum ist der Speicherzugriff langsam trotzdem langsam? Was wird da alles ueberprueft?** **Selbst wenn man Adressen cachet. Warum ist der Speicherzugriff langsam trotzdem langsam? Was wird da alles ueberprueft?**