Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » cpu-vhdl-2023-09-23 (Übersicht)
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.
pruefungen:hauptstudium:ls3:cpu-vhdl-2023-09-23 [11.08.2023 12:04] – angelegt since | pruefungen:hauptstudium:ls3:cpu-vhdl-2023-09-23 [11.08.2023 12:06] (aktuell) – gelöscht since | ||
---|---|---|---|
Zeile 1: | Zeile 1: | ||
- | ====== CPU Entwurf mit VHDL (Schwerpunkt VHDL) 5 ECTS Prüfung 2023-08-09 ====== | ||
- | |||
- | ===== Meta Information ===== | ||
- | * Subject: CPU Entwurf mit VHDL (Schwerpunkt VHDL) 5 ECTS, SS23 | ||
- | * Date: 09.08.2023 | ||
- | * Type of Exam: mündliche Prüfung | ||
- | * Examiner: Philipp Holzinger | ||
- | * Grade: 1,3 | ||
- | * Undergone Preparation | ||
- | * Folien zusammengefasst und gelernt. Orientierung vor allem an Fragestunde und Prüfungsprotokollen. SCCPU mehrfach aufzeichnen und erklären. Alle Komponenten auf RTL-Ebene gezeichnet und VHDL-Code geschrieben. Übung bereitet gut auf den praktischen Teil der Prüfung vor, deckt aber nicht alles ab. | ||
- | * Evaluation | ||
- | * Prüfer waren sehr nett. Wenn man etwas nicht sofort wusste, wurde man mit Fragen in die richtige Richtung geschubst. | ||
- | * Benotung mMn sehr fair. Zweitprüfer hat keine Fragen gestellt. | ||
- | |||
- | ===== Exam ===== | ||
- | |||
- | * Zeichne eine Single Cylce CPU. | ||
- | |||
- | > Siehe Folien. Man musste nicht jedes Detail, wie bspw. die bit-Ranges in der Instruktion oder jedes Kontrollsignal kennen, aber erklären können wie die CPU aufgebaut ist und funktioniert. Gesamte CPU gezeichnet mit relativen Sprüngen, aber ohne absolute Sprünge. | ||
- | |||
- | * Was genau machen wir bei dem signed extend von 16 auf 32 bit? | ||
- | |||
- | > Auffüllen der fehlenden oberen Bits mit 1. | ||
- | |||
- | * Wie kommen wir von der Zeichnung jetzt zu einer funktionierenden CPU? | ||
- | |||
- | > VHDL. Komponenten erstellen und daraus dann eine funktionierende CPU erstellen. | ||
- | |||
- | * Was ist VHDL? | ||
- | |||
- | > Hardwarebeschreibungssprache, | ||
- | |||
- | * Was ist der Unterschied zu C? | ||
- | |||
- | > C ist eine Programmiersprache. Arbeitet sequentiell, | ||
- | |||
- | * Ok, jetzt haben wir die CPU in VHDL erstellt. Wie komme ich jetzt von VHDL zu einer funktionierenden CPU auf meinem FPGA? | ||
- | |||
- | > Simulation, Synthese, Implentierung, | ||
- | |||
- | * Warum wollen wir simulieren? | ||
- | |||
- | > Siehe Folien | ||
- | |||
- | * Was ist das Ergebnis der Synthese? | ||
- | |||
- | > Architekturspezifische Netzliste | ||
- | |||
- | * Kannst du noch genauer auf die Implementierung eingehen? Vor allem auf die letzten beiden Schritte. | ||
- | |||
- | > Translate, Map, Place and Route. Erläuterung zu Place and Route. | ||
- | |||
- | * (Hier habe ich vermutlich etwas vergessen) | ||
- | |||
- | * Schreib mir bitte eine ALU in VHDL mit den Befehlen ADD, And, Shift. | ||
- | |||
- | > Hingeschrieben und währendessen erläutert. Man darf die VHDL-Datei ohne Unterbrechung schreiben und sich selbst korrigieren. | ||
- | |||
- | * Welcher Teil einer VHDL-Datei fehlt hier noch? | ||
- | |||
- | > Configuration. Brauchen wir aber nicht. Wird benötigt wenn wir mehrere architectures zu eine entity haben. Wird benötigt, um der entity eindeutig eine architecture zuzuordnen. | ||
- | |||
- | * Erkläre mir die anderen Bestandteile der VHDL-Datei | ||
- | |||
- | > Library: Bibliotheken einbinden, Entity: Schnittstellen der Komponente definieren, Architecture: | ||
- | |||
- | * Erkläre mir bitte genau den Unterschied zwischen der Entity und der Architecture. | ||
- | |||
- | > Erklärt. | ||
- | |||
- | * Wieso ist es wichtig, dass du in deinem Prozess den else-Fall abgedeckt hast? | ||
- | |||
- | > Sonst entsteht ein Latch. | ||
- | |||
- | * Und Wieso ist das ein Problem, dass hier ein Latch ensteht? | ||
- | |||
- | > Hier hatte ich ein paar Erklärungen, | ||
- | |||
- | * Bitte zeichne mir die Netzliste/ | ||
- | |||
- | > AND, ADD und Shift für die Inputs und Multiplexer, | ||
- | |||
- | * Bitte zeichne mir auf wie AND, ADD und Shift aufgebaut sind. | ||
- | |||
- | > And: Bitweises And beider Inputs, Add: kurz CLA und RCA erklärt und einen einfachen RCA aufgemalt und erklärt. Shift: Gesagt, dass ein Barrel-Shifter geeignet wäre, aber wie der genau funktioniert, | ||
- | |||
- | * (Hier habe ich eventuell noch etwas vergessen) | ||