Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » CPU Entwurf mit VHDL (Schwerpunkt VHDL) 5 ECTS Prüfung 2023-08-09   (Übersicht)

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

Beide Seiten, vorherige ÜberarbeitungVorherige Überarbeitung
Nächste Überarbeitung		Vorherige Überarbeitung
pruefungen:hauptstudium:ls3:cpu-vhdl-2023-08-09 [11.08.2023 12:20] – martinmipruefungen:hauptstudium:ls3:cpu-vhdl-2023-08-09 [11.08.2023 15:06] (aktuell) – martinmi
Zeile 56: Zeile 56:
  
 > Hingeschrieben und währendessen erläutert. Man darf die VHDL-Datei ohne Unterbrechung schreiben und sich selbst korrigieren. > Hingeschrieben und währendessen erläutert. Man darf die VHDL-Datei ohne Unterbrechung schreiben und sich selbst korrigieren.
 +
 +  * Wieso nutzen wir std_logic?
 +
 +> 9-wertige Logik. Ein paar Zustände aufgezählt und erklärt das man diese bspw. für Busse braucht.
  
   * Welcher Teil einer VHDL-Datei fehlt hier noch?   * Welcher Teil einer VHDL-Datei fehlt hier noch?
Zeile 75: Zeile 79:
   * Und Wieso ist das ein Problem, dass hier ein Latch ensteht?   * Und Wieso ist das ein Problem, dass hier ein Latch ensteht?
  
-> Hier hatte ich ein paar Erklärungen, die für ihn aber nicht ausschlaggebend waren. Aber er hat mich durch weitere Fragen in die richtig Richtung gebracht. Wenn ich es richtig verstanden habe, ist das Problem folgendes: Dadurch, dass wir den else-Zweig nicht abdecken, muss der Zustand gespeichert werden und es entseht ein Latch. Da die ALU/der Prozess keine CLK hat, wird ein Signal (bei mir war es CTRL) zur Clock. Dadurch, dass CTRL sich zu einem nicht definierten Zeitpunkt verändert, können wir für die Inputs nicht mehr die Setup- & Hold-Zeiten einhalten. Dadruch wird das Latch zu einem metastabilen Kippglied.+> Hier hatte ich ein paar Erklärungen, die für ihn aber nicht ausschlaggebend waren. Aber er hat mich durch weitere Fragen in die richtig Richtung gebracht. Wenn ich es richtig verstanden habe, ist das Problem folgendes: Dadurch, dass wir den else-Zweig nicht abdecken, muss der Zustand gespeichert werden und es entseht ein Latch. Da die ALU/der Prozess keine CLK hat, wird ein Signal (bei mir war es CTRL) zur Clock. Dadurch, dass CTRL sich zu einem nicht definierten Zeitpunkt verändert, können wir für die Inputs nicht mehr die Setup- & Hold-Zeiten einhalten. Dadurch wird das Latch zu einem metastabilen Kippglied.
  
   * Bitte zeichne mir die Netzliste/RTL zu deiner VHDL Datei.   * Bitte zeichne mir die Netzliste/RTL zu deiner VHDL Datei.
Zeile 84: Zeile 88:
  
 > And: Bitweises And beider Inputs, Add: kurz CLA und RCA erklärt und einen einfachen RCA aufgemalt und erklärt. Shift: Gesagt, dass ein Barrel-Shifter geeignet wäre, aber wie der genau funktioniert, wusste ich nicht. > And: Bitweises And beider Inputs, Add: kurz CLA und RCA erklärt und einen einfachen RCA aufgemalt und erklärt. Shift: Gesagt, dass ein Barrel-Shifter geeignet wäre, aber wie der genau funktioniert, wusste ich nicht.
 +
 +  * Was ist der kritische Pfad deiner ALU?
 +  * Wie bestimmen wir allgemein den kritischen Pfad?
 +  * Welche Speicherelemente haben wir auf dem FPGA? (bezogen auf die vorherige Frage)
  
   * (Hier habe ich eventuell noch etwas vergessen)   * (Hier habe ich eventuell noch etwas vergessen)