Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » CPU Entwurf mit VHDL (Schwerpunkt VHDL) 5 ECTS Prüfung 2023-08-09 (Übersicht)
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.
Beide Seiten, vorherige ÜberarbeitungVorherige Überarbeitung | Letzte ÜberarbeitungBeide Seiten, nächste Überarbeitung | ||
pruefungen:hauptstudium:ls3:cpu-vhdl-2023-08-09 [11.08.2023 12:20] – martinmi | pruefungen:hauptstudium:ls3:cpu-vhdl-2023-08-09 [11.08.2023 12:27] – martinmi | ||
---|---|---|---|
Zeile 56: | Zeile 56: | ||
> Hingeschrieben und währendessen erläutert. Man darf die VHDL-Datei ohne Unterbrechung schreiben und sich selbst korrigieren. | > Hingeschrieben und währendessen erläutert. Man darf die VHDL-Datei ohne Unterbrechung schreiben und sich selbst korrigieren. | ||
+ | |||
+ | * Wieso nutzen wir std_logic? | ||
+ | |||
+ | > 9-wertige Logik. Ein paar Zustände aufgezählt und erklärt das man diese bspw. für Busse braucht. | ||
* Welcher Teil einer VHDL-Datei fehlt hier noch? | * Welcher Teil einer VHDL-Datei fehlt hier noch? | ||
Zeile 75: | Zeile 79: | ||
* Und Wieso ist das ein Problem, dass hier ein Latch ensteht? | * Und Wieso ist das ein Problem, dass hier ein Latch ensteht? | ||
- | > Hier hatte ich ein paar Erklärungen, | + | > Hier hatte ich ein paar Erklärungen, |
* Bitte zeichne mir die Netzliste/ | * Bitte zeichne mir die Netzliste/ |