Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » CPU Entwurf mit VHDL (Schwerpunkt VHDL) 5 ECTS Prüfung 2023-08-09   (Übersicht)

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

Beide Seiten, vorherige ÜberarbeitungVorherige Überarbeitung
pruefungen:hauptstudium:ls3:cpu-vhdl-2023-08-09 [11.08.2023 12:27] – martinmipruefungen:hauptstudium:ls3:cpu-vhdl-2023-08-09 [11.08.2023 15:06] (aktuell) – martinmi
Zeile 88: Zeile 88:
  
 > And: Bitweises And beider Inputs, Add: kurz CLA und RCA erklärt und einen einfachen RCA aufgemalt und erklärt. Shift: Gesagt, dass ein Barrel-Shifter geeignet wäre, aber wie der genau funktioniert, wusste ich nicht. > And: Bitweises And beider Inputs, Add: kurz CLA und RCA erklärt und einen einfachen RCA aufgemalt und erklärt. Shift: Gesagt, dass ein Barrel-Shifter geeignet wäre, aber wie der genau funktioniert, wusste ich nicht.
 +
 +  * Was ist der kritische Pfad deiner ALU?
 +  * Wie bestimmen wir allgemein den kritischen Pfad?
 +  * Welche Speicherelemente haben wir auf dem FPGA? (bezogen auf die vorherige Frage)
  
   * (Hier habe ich eventuell noch etwas vergessen)   * (Hier habe ich eventuell noch etwas vergessen)