Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » CPU Entwurf mit VHDL 7,5 ECTS Prüfung 2022-08-11 (Übersicht)
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.
Nächste Überarbeitung | Vorherige Überarbeitung | ||
pruefungen:hauptstudium:ls3:cpu-vhdl-2022-08-11 [11.08.2022 12:40] – angelegt ic14acin | pruefungen:hauptstudium:ls3:cpu-vhdl-2022-08-11 [11.08.2022 13:06] (aktuell) – ic14acin | ||
---|---|---|---|
Zeile 11: | Zeile 11: | ||
* Grade: 1.0 | * Grade: 1.0 | ||
* Undergone Preparation | * Undergone Preparation | ||
- | * Jede VL zusammengefasst und gelernt, Abbildungen versucht zu verstehen. Da ich in praktisch jeder VL war, war nichts überraschendes dabei. Es ging um die Fragen auf die Folien, die in der VL immer diskutiert wurden. | + | * Jede VL zusammengefasst und gelernt, Abbildungen versucht zu verstehen. Da ich in praktisch jeder VL war, war nichts überraschendes dabei. Es ging um die Fragen auf den Folien, die in der VL immer diskutiert wurden. Die Übungs VHDL Dateien nochmal anzuschauen hat auch nicht geschadet. |
* Evaluation | * Evaluation | ||
- | * Sehr entspannte Atmosphäre, | + | * Sehr entspannte Atmosphäre, |
* Meine Bewertung war super fair, ich stand zwischen 1,3 und 1,0 weil ich bei 2 Punkten ein bisschen geschwankt hatte. Mit der Argumentation in dubio pro reo haben mir die beiden Prüfer dann die 1,0 gegeben, was ich sehr fair fand. Ich hätte auch die (zugegeben: strenge) Begründung einer 1,3 nachvollziehen können. | * Meine Bewertung war super fair, ich stand zwischen 1,3 und 1,0 weil ich bei 2 Punkten ein bisschen geschwankt hatte. Mit der Argumentation in dubio pro reo haben mir die beiden Prüfer dann die 1,0 gegeben, was ich sehr fair fand. Ich hätte auch die (zugegeben: strenge) Begründung einer 1,3 nachvollziehen können. | ||
- | * Ich habe halt viel auch ohne Nachfrage erklärt, also versucht einen kleinen Vortrag zu halten. Ging super, Philipp hat mich unterbrochen, | + | * Ich habe halt viel auch ohne Nachfrage erklärt, also versucht einen kleinen Vortrag zu halten. Ging super, Philipp hat mich unterbrochen, |
- | ===== Exam ===== | + | ===== Prüfung |
Zeile 39: | Zeile 39: | ||
*Was muss dann noch passieren mit der VHDL Beschreibung? | *Was muss dann noch passieren mit der VHDL Beschreibung? | ||
> | > | ||
+ | *Frage: Wie sieht denn das Ergebnis der Synthese für dein Register File aus? | ||
+ | > FF-Arrays hingezeichnet, | ||
+ | |||
+ | *Wie sieht es mit 1. Takt und 2. Ressourcenverbrauch aus, wenn wir 1. die Anzahl der Register auf 64 erhöhen oder 2. die Breite der Register auf 64 erhöhen. | ||
+ | > Wahrscheinlich längste Antwort/ | ||
+ | >2. Ressourcenverbraucht: | ||
==== Pipelining und IPC Steigerung ==== | ==== Pipelining und IPC Steigerung ==== | ||
Zeile 49: | Zeile 55: | ||
* Hazards? Welche gibt es und Lösungen? | * Hazards? Welche gibt es und Lösungen? | ||
> Strukturh., => Komponenten verdoppeln | > Strukturh., => Komponenten verdoppeln | ||
- | Datah. => Kompiler oder in HW: Forewarding //an der gezeichneten Pipeline erklärt und eingezeichnet// | + | >Datah. => Kompiler oder in HW: Forewarding //an der gezeichneten Pipeline erklärt und eingezeichnet// |
- | Controlh. => bei Sprüngen. Delay Slots, Kompiler oder Sprungentscheidung vorzeihen //nur ganz kurz behandelt, hatten da schon nur noch 5 min Zeit// | + | >Controlh. => bei Sprüngen. Delay Slots, Kompiler oder Sprungentscheidung vorzeihen //nur ganz kurz behandelt, hatten da schon nur noch 5 min Zeit// |
* Wie ist der IPC der Pipeline-CPU und wie bekommen wir den nach oben? | * Wie ist der IPC der Pipeline-CPU und wie bekommen wir den nach oben? | ||
> VLIW: IPC je nachdem, wie viele Befehle wir in einen Slot packen dürfen. | > VLIW: IPC je nachdem, wie viele Befehle wir in einen Slot packen dürfen. | ||
- | Multicores (kurz noch Multithreading erwähnt): IPC, wie Anzahl Cores | + | >Multicores (kurz noch Multithreading erwähnt): IPC, wie Anzahl Cores. |
- | Superskalarität: | + | >Superskalarität: |
- | Philipp hat es mir dann erklärt: Es wird nicht nur die ALU vervielfacht sondern das Registerfile wird mächtiger und wir laden gleichzeitig mehrere Befehle. Wir können im RegFile dann mehrere gleichzeitig speichern und rausbekommen. | + | >Philipp hat es mir dann erklärt: Es wird nicht nur die ALU vervielfacht sondern das Registerfile wird mächtiger und wir laden gleichzeitig mehrere Befehle. Wir können im RegFile dann mehrere gleichzeitig speichern und rausbekommen. |