Du befindest dich hier: FSI Informatik » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » CPU Entwurf mit VHDL 7,5 ECTS Prüfung 2022-08-11   (Übersicht)

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen der Seite angezeigt.

Link zu der Vergleichsansicht

Beide Seiten, vorherige ÜberarbeitungVorherige Überarbeitung
Letzte ÜberarbeitungBeide Seiten, nächste Überarbeitung
pruefungen:hauptstudium:ls3:cpu-vhdl-2022-08-11 [11.08.2022 13:04] – ic14acinpruefungen:hauptstudium:ls3:cpu-vhdl-2022-08-11 [11.08.2022 13:05] – ic14acin
Zeile 44: Zeile 44:
 *Wie sieht es mit 1. Takt und 2. Ressourcenverbrauch aus, wenn wir 1. die Anzahl der Register auf 64 erhöhen oder 2. die breite der Register auf 64 erhöhen. *Wie sieht es mit 1. Takt und 2. Ressourcenverbrauch aus, wenn wir 1. die Anzahl der Register auf 64 erhöhen oder 2. die breite der Register auf 64 erhöhen.
 > Wahrscheinlich längste Antwort/Phase: 1. Takt: 1. verlängert kritischen Pfad, damit Takt ggf. langsamer. 2. hat keine Auswirkungen auf Takt, man braucht nur parallel mehr MUXE. > Wahrscheinlich längste Antwort/Phase: 1. Takt: 1. verlängert kritischen Pfad, damit Takt ggf. langsamer. 2. hat keine Auswirkungen auf Takt, man braucht nur parallel mehr MUXE.
->2. Ressourcenverbraucht: 1. Braucht 32 2:1 MUX zusätzlich, hängt an den MUX Baum also eine Ebene dran => Sind dann also doppelte so viele MUXs. 2. Wir brauchen dann 32 64:1 MUXS +>2. Ressourcenverbraucht: 1. Braucht 32 2:1 MUX zusätzlich, hängt an den MUX Baum also eine Ebene dran => Sind dann also doppelte so viele MUXs. 2. Wir brauchen dann 64 32:1 MUXS 
 ==== Pipelining und IPC Steigerung ==== ==== Pipelining und IPC Steigerung ====