Friedrich-Alexander-Universität Erlangen-Nürnberg Technische Fakultät Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design) Prof. Dr.-Ing. Jürgen Teich

Klausur Hardware-Software-Co-Design

6. Oktober 2016

Name	
Vorname	
Matrikelnummer	
Studienfach	

Aufgabe	1	2	3	4	Σ
max. Punkte	15	30	30	15	90
erreichte Punkte					
Note					

Organisatorische Hinweise

BITTE SORGFÄLTIG LESEN UND DIE KENNTNISNAHME DURCH UNTERSCHRIFT BESTÄTIGEN

- 1. Bitte legen Sie Ihren Studentenausweis bereit.
- 2. Als Hilfsmittel sind nur Schreibmaterialien zugelassen.
- 3. Schmierpapier wird nicht abgegeben und nicht korrigiert.
- 4. Sie können bei der Aufsicht zusätzliche Bearbeitungsblätter anfordern. Diese müssen Ihrer Arbeit angeheftet werden.
- 5. Unleserliches wird nicht bewertet.

ERKLÄRUNG

- 1. Im Falle einer während der Prüfung auftretenden Prüfungsunfähigkeit zeige ich dies sofort der Aufsicht an und befolge deren Anweisungen. Ich weiß, dass ich die volle Beweislast trage. Ich lasse mir das Formular des Prüfungsamts, das für diese Fälle vorgesehen ist, aushändigen und verfahre nach den dort niedergelegten Richtlinien.
- 2. Ich weiß, dass im Falle des Täuschungsversuchs oder der Benutzung unerlaubter Hilfsmittel ("Unterschleif") der Prüfungsausschuss die Entscheidung treffen kann, die betroffene Prüfungsleistung als mit "nicht ausreichend" bewertet gelten zu lassen.
- 3. Ich habe die obigen Hinweise zur Kenntnis genommen.

Erlangen, den 6. Oktober 2016	
	Unterschrift

Aufgabe 1	(Kı	urzfrag	jen)
-----------	-----	---------	------

(15 Punkte)

a) Zeichnen und beschriften Sie das aus der Vorlesung bekannte Doppeldachmodell. (2 Punkte)


b) Geben Sie die drei Hauptaufgaben der Synthese an und erläutern Sie diese kurz. (2 Punkte)

c) Sie sollen die Spezifikation eines Fußgängererkennungssystems für den Einsatz in Kraftfahrzeugen erstellen. Welche der in der Vorlesung vorgestellten Graphenmodelle würden sich hierfür eignen? Begründen Sie Ihre Antwort. (2 Punkte)

 d) Nun soll das in Teilaufgabe c) spezifizierte System implementiert werden. Welche der in der Vorlesung vorgestellten Zielarchitekturen kommen hierbei in Frage? Begründen Sie Ihre Antwort.
 (1 Punkt)

e) Geben Sie vier Transformationen zur globalen Optimierung bei der Codegenerierung für Mikroprozessoren an. (2 Punkte) f) Nehmen Sie an, dass ein Quellprogramm auf der Blockebene übersetzt werden soll. Welche Phasen werden im Compiler durchlaufen? (2 Punkte)

- g) Wie viele Möglichkeiten der Partitionierung gibt es, wenn vier Partitionsblöcke (RISC, DSP, HW1, HW2) vorhanden sind und 5 Objekte in die Blöcke RISC und DSP, 3 Objekte in die Blöcke RISC, DSP und HW2 und 10 Objekte in die Blöcke HW1, HW2 und DSP partitioniert werden können? Geben Sie hierfür einen Ausdruck an.
 (1 Punkt)
- h) Gegeben seien die folgenden Entwurfspunkte. Markieren Sie als Teil einer Entwurfsraumexploration alle Pareto-Punkte, wenn der Durchsatz maximiert und die Kosten minimiert werden sollen. (2 Punkte)



i) Was sind die Unterschiede zwischen einer Partitionierung mittels ILP und EA?

(1 Punkt)

Aufgabe 2 (Compiler und Codegenerierung)

(30 Punkte)

a) Gegeben ist der folgende Codeausschnitt eines C-Programms:

```
1  t = a * (b + c);
2  t = b - t;
3  g[i] = t + (b + c) * f;
```

Konstruieren Sie einen DAG (gerichteten azyklischen Graphen) für diese Anweisungsfolge. (5 Punkte)

b) Gegeben ist folgende C-Funktion:

```
1
    int calculate(int a[], int l) {
 2
        int i = 0;
 3
        int sum = 0;
 4
        while (i < 1) {
 5
             sum = sum + a[i];
 6
             if (i > 0 \&\& sum > 20) {
 7
                 a[i] = a[i] * a[i-1];
 8
             } else {
 9
                 sum = sum * (i-2);
10
11
             i = i + 1;
12
13
        return sum;
14
```

Übersetzen Sie die Anweisungen des Funktionsrumpfes in Drei-Adress-Code (Befehlsformat: x := y op z) für einen 32-Bit-Prozessor mit Byte-adressierbarem Speicher. Hinweis: Ein Arrayzugriff, wie z. B. a[i], erfordert bereits zwei Adressen. (9 Punkte)

- 2. Identifizieren Sie alle Grundblöcke und markieren Sie diese in Ihrem Drei-Adress-Code. (3 Punkte)
- 3. Erstellen Sie den Grundblockgraphen des Drei-Adress-Codes.

(3 Punkte)

c) Gegeben ist folgender Grundblock.

$$1 f = a$$


$$2a=g+f$$

$$3 b = a - q$$

$$4 a = b * f$$

$$5 f = g/a$$

1. Bestimmen Sie die Aktivitätsintervalle der verwendeten Variablen anhand des folgenden Diagramms. (4 Punkte)



2. Zeichnen Sie den Registerkonfliktgraphen.

(4 Punkte)

3. Zeigen Sie, dass der Grundblock auf einem Prozessor mit drei Registern (r1, r2, r3) ohne Registerabwurf ausgeführt werden kann, und geben Sie eine mögliche Registervergabe an. (2 Punkte)

Aufgabe 3 (Hardware/Software-Partitionierung)

(30 Punkte)

- 1. Welche Verfahren können zur Systempartitionierung verwendet werden? Nennen Sie je zwei
 - (a) konstruktive Verfahren:

(1 Punkt)

(b) iterative Verfahren:

(1 Punkt)

(c) exakte Verfahren:

(1 Punkt)

2. Gegeben sein folgender Problemgraph mit vier Tasks v_1, v_2, v_3, v_4 und vier Kommunikationsknoten v_5, v_6, v_7, v_8 (siehe Abb. 1). Außerdem sei die in Abbildung 2 dargestellte Architektur gegeben. Die Kosten einer Implementierung von Task v_i auf Ressource r_k seien gegeben als Konstanten $c_{i,k}$.




Abbildung 1: Problemgraph, der zum Spezifikationsgraphen erweitert werden soll.




Abbildung 2: Architektur

(a) Erstellen Sie den Architekturgraphen, und zeichnen Sie ihn in Abb. 1 neben dem Problemgraphen ein. (2 Punkte) (b) Um den Spezifikationsgraphen zu vervollständigen, sollen in Abb. 1 Bindungskanten von Tasks zu Rechenressourcen eingezeichnet werden (Hinweis: Kommunikationsknoten und Kommunikationsressourcen werden vorerst vernachlässigt). Es gelten folgende Abbildungsmöglichkeiten:

Die Tasks v_1 , v_2 , v_3 und v_4 können auf der CPU ausgeführt werden.

Die Tasks v_1 und v_2 können auf dem DSP ausgeführt werden.

Für die Tasks v_1 , v_3 und v_4 existieren jeweils FPGA-Implementierungen.

(2 Punkte)

- (c) Welche Kommunikationsknoten kommen aufgrund der Datenabhängigkeiten und Abbildungsmöglichkeiten überhaupt in Frage, über die Punkt-zu-Punkt-Verbindung geroutet zu werden? (1 Punkt)
- 3. Für die Exploration möglicher Bindungen von Tasks auf Ressourcen gemäß oben genannter Abbildungsmöglichkeiten soll ein evolutionärer Algorithmus zum Einsatz kommen.
 - (a) Mit welchem Genotyp würden Sie diesen Suchraum codieren? Erklären Sie Ihre Antwort. (3 Punkte)

(b) Wieviele Kombinationen codiert dieser Genotyp?

(1 Punkt)

- 4. Im Folgenden soll ein ILP (ganzzahliges lineares Programm) zur Bestimmung einer optimalen Hardware/Software-Partitionierung erstellt werden. Kommunikationsknoten werden, wenn nicht explizit erwähnt, nicht berücksichtigt.
 - (a) Geben Sie eine allgemeine mathematische Beschreibung eines ganzzahligen linearen Programms an, und geben Sie die Definitionsbereiche der verwendeten Variablen an.

(3 Punkte)

(b) Die binären Variablen $x_{i,k}$ geben an, ob Task v_i an die Ressource r_k gebunden wird. Formulieren Sie Nebenbedingungen, die fordern, dass jede Task v_i genau einmal gebunden wird und nur auf denjenigen Ressourcen geplant werden kann, auf denen sie entsprechend obiger Spezifikation auch ausgeführt werden kann. (4 Punkte)

(c) Die binäre Variable $x_{7,p2p}$ gibt an, ob Kommunikationsknoten v_7 über die Punkt-zu-Punkt-Verbindung geroutet wird $(x_{7,p2p}=1)$ oder nicht $(x_{7,p2p}=0)$. Fomulieren Sie die Nebenbedingung durch lineare Ungleichungen, so dass Kommunikationsknoten v_7 über die Punkt-zu-Punkt-Verbindung geroutet werden muss, sobald v_1 auf den DSP und v_4 an den FPGA gebunden wird. (6 Punkte) Hinweis: Implikationen der Form $a \to b$ ("wenn a dann b") können durch folgende lineare Ungleichung ausgedrückt werden: $-a+b \ge 0$.

(d) Die Konstanten $c_{i,k}$ geben die Kosten an, die die Implementierung von Task v_i auf Ressource r_k verursachen würde. Geben Sie für die Ressourcen r_2 und r_3 Nebenbedingungen an, die gewährleisten, dass die individuellen Kostenbeschränkungen $c_{2,max} = 9$ und $c_{3,max} = 13$ eingehalten werden. (3 Punkte)

 (e) Geben Sie eine mathematische Formulierung der Zielfunktion für das Optimierungsziel, die Gesamtkosten zu minimieren, an.
 (2 Punkte)


Aufgabe 4 (Schätzung)

(15 Punkte)


a) In folgender Tabelle sind die Entwurfsqualitäten von fünf Entwurfspunkten dargestellt. Dabei sind E(D) die geschätzten Werte und M(D) die gemessenen Werte. Bestimmen Sie die Treue des Schätzungsverfahrens. (3 Punkte)

Entwurfspunkt	E(D)	M(D)
D_1	603	600
D_2	590	625
D_3	603	620
D_4	550	610
D_5	576	605


Gegeben ist der folgende Sequenzgraph. Die Ausführungszeit einer Subtraktion bzw. Addition beträgt $del(v_{ALU})=26$ ns und die einer Multiplikation $del(v_{MUL})=60$ ns. Im Folgenden soll die Ausführungszeit unter Verwendung zweier Multiplizierer und einer ALU bestimmt werden.



b) Ermitteln Sie die Taktperiode $T_{MaxOpDelay}$ durch Anwendung der Methode der maximalen Operatorverzögerung. Nutzen Sie die Anzahl der Nachfolgerknoten als Priorisierungskriterium der Knoten. Zeichnen Sie einen resultierenden Ablaufplan in das folgende Diagramm ein, und geben Sie die resultierende Ausführungszeit T_{ex} an. (3 Punkte)



c) Ermitteln Sie die Taktperiode $T_{MinAvgSlack}$ durch Anwendung des Verfahrens der Minimierung des mittleren Taktschlupfes. Dabei soll $del(v_{ALU})$ eine untere Schranke und $del(v_{MUL})$ eine obere Schranke für $T_{MinAvgSlack}$ sein. Zeichnen Sie einen resultierenden Ablaufplan in das folgende Diagramm ein, und geben Sie die resultierende Ausführungszeit T_{ex} an. Berücksichtigen Sie nur ganzzahlige Taktdauern. (8 Punkte)



d) Warum wird die Ausführungszeit T_{ex} durch die Verwendung der Taktperiode $T_{MinAvgSlack}$ nicht unbedingt minimiert? (1 Punkt)