Sie befinden sich hier: Termine » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » Rechnerarchitektur   (Übersicht)

Rechnerarchitektur

  • „Rechnerarchitektur“ WS 2014/2015 (7,5 ECTS, gleiche Prüfung wie fuer 5,0 ECTS) ~ 30 min

Prüfer: Prof. Dr.-Ing. Dietmar Fey
Beisitz: Franz Richter

Papier + Stift bereitgestellt

CISC/RISC

Was ist Mikroprogrammierung und welche Vorteile hat es? Mikroprogrammierung erst eher grob erklaert und als Vorteile eben Flexibilitaet und Kompatibilitaet genannt. Hat dann noch nachgefragt und wollte Mikroprogrammierung genauer wissen (CAR, CBR, CM, Sequenzlogik, Dekodierer, ALU-Flags). Anschliessend auch wie die Entscheidungsfindung der Sequenzlogik funktioniert (Sprung oder sequentielles Fortschalten im Mikroprogramm oder aus CAR wenn vorheriges Mikroprogramm fertig)

Dann gings noch um RISC, wie das aufgebaut ist, wie die Befehle dort aufgebaut sind (auch auf die Redundanz), warum man dan ueberhaupt RISC macht und hier dann der Uebergang zu Pipelining.

Pipelining und Hazards

Wie funktioniert Pipelining? Wie ist der Durchsatz bei einer Pipeline (nach „Warmlaufen“ 1/tau)

Probleme bei Pipelining? Hazards, alle Hazards erklaert, bei Datenhazards auf WAW, RAW, WAR und Superskalaritaet eingegangen. Nachfrage ob alle drei nur bei Superskalaritaet vorkommen: Nein, RAW auch bei normaler Pipeline

Steuerungshazards im Detail: Bei welchen Spruengen? Bedingten Was tut man dagegen: statisch (taken, not taken, opcode) und dynamisch (branch loop buffer, branch prediction buffer, branch history table). Wie gut ist by-opcode? Wusste ich nicht, 75%. Hier nochmal genauer auf die 1- und 2-Bit Sprungvorhersage eingegangen, wann ist 1-Bit/2-Bit besser, wieviele Fehler macht man in einfachen/verschachtelten Schleifen. Dann kam noch Nachfrage nach verzoegerter Verzweidung, d.h. Bedingung vorziehen so dass Ergebnis bereitsteht wenn Sprung drankommt

Caches

Caches nur ganz kurz, was ist ein Cache? Dann gings gleich weiter zur Cache-Kohaerenz und den Protokollen. Hier war ich etwas lueckenhaft unterwegs. Bisschen was ueber MESI erzaehlt, dann kam Nachfrage in welche Kategorie das faellt. Mit Hilfe irgendwie zu Snoopy, write-invalidate, dezentral organisiert. Hat mir dann die Folie mit Zustandsautomaten von MESI vorgelegt, ich hab die Zustaende kurz erklaert. Wollte dann wissen warum da zwei Automaten zu sehen sind (und mich, als die Antwort nicht sofort kam, darauf hingewiesen dass die Loesung auch auf der Folie steht, ein Automat fuer selbst initiierten Zustandswechsel, einer fuer „mitbekommene“ Zustandswechsel. Zustaende die selben, aber eben je nach Grund andere Uebergaenge)

Multicore und Roofline-Modell

Dann gings weiter zu Multicore. Warum man denn ueberhaupt Multicore macht Taktschraube funktioniert nicht mehr. Wieso? Technologie. Pollackschre Regel erklaert, Halbierung der Kerne immer noch 70% Leistung. Warum denn mehrere Kerne auf einem Chip und nicht einfach mehrere Chips? So Sachne wie Cache-Kohaerenz funktioniert besser bei raeumlicher Naehe, Kuehlung nur einmal.

Dann irgednwie Frage nach Roofline-Modell, habs gemalt und erklaert mit arithm. Intensitaet, theoretische Obergrenze, Ziel ist es an die theoretische Obergrenze heranzukommen, was man tun kann um das zu erreichen. Wollte noch den Unterschied zwischen arithmetischer und operationeller Intensitaet wissen, wusste ich nicht. Hat dann noch nach Latency Hiding und dem Punkt an dem sich die Speicher- und Rechengerade treffen gefragt, da war ich auch nicht so fit.

Eingebettete Systeme

Dann noch eingebettete Systeme, Unterschied zwischen ASIC, FPGA und Universalprozessor. Hab bisschen erklaert was die einzelnen Dinger sind, inkl. Overhead, Leistung, Leistungsverbrauch usw. Dann kam die Frage, ob fuer eine Operation wie z.B. a+b=c ein Universalprozessor oder ein ASIC schneller ist → klar der ASIC weil eben nur Logikgatter und bei Universalprozessor eben overhad mit dekodieren, Pipeline, usw.. Dann die Frage, warum in der Praxis dann aber doch oft ein (z.B. Intel) Mikrokrontroller schneller ist als ein konstenguenstiger 0815 ASIC. → Technologisch Intel eben sehr fortgeschritten wohingegen billiger 0815 ASIC da wahrscheinlich eher nicht so.

Fazit

Atmosphäre sehr angenehm, Fragen kamen nur von Prof. Fey. Note: sehr gut