Sie befinden sich hier: Termine » Prüfungsfragen und Altklausuren » Hauptstudiumsprüfungen » Lehrstuhl 3 » asic-2011_1   (Übersicht)

Prüfer: Prof. Dr.-Ing. Fey

Beisitzer: Dr.-Ing. Volkmar Sieh

Dauer: 30 Minuten / mündlich

Atmosphäre:

locker entspanntes Gespräch. Prof. Fey hat einen Notizzettel mit Themen zur Hand und kleine Hilfesprünge werden einem nicht sofort negativ angerechnet. Verständnis für die Materie muss aber unbedingt vorhanden sein. Also eine übliche LS3 Prüfung in gewohnter Atmosphäre.

Note: 1,0

Quizfragen:

- Einstieg mit Schaltungstechnik / Transistoren, also wie funktioniert ein Transistor (hinmalen mit Wanne und Dotierung und Anschlüssen), welche Arbeitsbereiche hat er und wann? + CMOS (hinmalen und erklären warum besser als NMOS) - Für meinen Geschmack detaillierter als erwartet, aber dennoch machbar

- Abstraktionsebenen / Schritte beim Schaltungsentwurf (Y-Modell etc.), wo sind die verschiedenen Sprachen (VHDL, SystemC, …) einzuordnen. Welche Beschreibungsformen bei VHDL? sequentielle Schaltungen vs. kombinatorische Schaltung? Latches vs. FlipFlop?

- Technologie-Abbildung, welche Schritte und was passiert bei den einzelnen Stufen? KL-/FM-Algorithmus erklären, Unterschiede herausarbeiten, Vorteile/Nachteile, wie kommen die einzelnen Bewertungsmetriken zustande? (also nicht nur die Formel auswendig wissen sondern auch erklären warum die Formel so ist). Was passiert vor der Abbildung? Überführen der Netzliste in standardisierte Form und mit Hersteller-Bib abgleichen → Überdeckungs-/Verfügbarkeitsproblem erklären + Formeln

Die Zeit war dann zu Ende, aber Test hätte er auch noch auf seinem Zettel gehabt. Wie ich sagte, es geht ganz geschmeidig wenn man die Zusammenhänge verstanden hat. Reines Auswendiglernwissen wurde nicht gefragt und es wird auch nicht zu tief ins Detail gefragt. Kann Vorlesung + Prüfer nur empfehlen, der algorithmische Part + Test war sehr interessant