„Rechnerarchitektur“ WS 2016/2017 (7,5 ECTS/5,0 ECTS) ~ 30 min
Prüfer: Prof. Dr.-Ing. Dietmar Fey Beisitz: Franz Richter
Papier + Stift bereitgestellt
- Was ist CISC - warum RISC - Pipelining
- Hazards
- Ausnutzen von Cacheeffekten (Details)
- Mehrkern Prozessoren
- Spezialprozessoren