„Rechnerarchitektur“ WS 2016/2017 (7,5 ECTS/5,0 ECTS) ~ 30 min

Prüfer: Prof. Dr.-Ing. Dietmar Fey
Beisitz: Franz Richter

Papier + Stift bereitgestellt

- Was ist CISC
- warum RISC
- Pipelining
  - Latenz (durch Register & Wartezeit)
  - Durchsatz
- Hazards
  - Structural
  - Control
- Ausnutzen von Cacheeffekten (Details)
  - SoA, AoS | räuml. Lokalität
  - Schleifen Fusionierung | zeitl. Lok.
  - Schleifen vertauschen (Matrizen) | räuml. Lok.
  - Blocking (Matrizen) | zeitl. Lok.
- Mehrkern Prozessoren
  - Warum
  - Pollack (Details)
  - Amdahl
  - TPT Diagramm dings
- Spezialprozessoren
  - Übersicht
  - FPGA